IBM heeft zojuist iets gedaan waarvan de halfgeleiderindustrie dacht dat het nog jaren weg was: een werkende chiptechnologie gedemonstreerd die de grens van 1 nanometer doorbreekt. De IBM-sub-1nm-chip, werkend op een 0,7 nanometer-node, is niet zomaar een kleinere versie van wat eraan voorafging. Het vertegenwoordigt een fundamenteel andere manier om transistors te bouwen — en het zou kunnen veranderen wat mogelijk is in AI-computing, energiezuinige datacenters en consumentenelektronica in het komende decennium.
Summary
Belangrijkste punten
- IBM heeft ’s werelds eerste sub-1 nanometer-chiptechnologie onthuld, werkend op een 0,7 nm-node met behulp van een nieuwe nanostack-architectuur.
- De chip bevat bijna 100 miljard transistors op een oppervlak ter grootte van een vingernagel door ze verticaal in 3D-lagen te stapelen.
- Vergeleken met IBM’s 2 nm-voorganger biedt het nieuwe ontwerp tot 50% hogere prestaties of tot 70% grotere energie-efficiëntie.
- On-chip SRAM-geheugen liet 40% schaalverkleining zien, een belangrijke maatstaf voor ondersteuning van AI-workloads.
- Dit is een onderzoeksdoorbraak, geen commercieel product — IBM schat dat productie binnen vijf jaar mogelijk is als de aanpak concurrerend op te schalen blijkt.
IBM kondigt ’s werelds eerste sub-1 nanometer-chip aan
De aankondiging kwam op 25 juni 2026 en riep onmiddellijk de vraag op waar de chipindustrie al jaren stilletjes mee worstelt: is de Wet van Moore echt aan het einde van de rit, of heeft iemand net een omweg gevonden?
IBM’s antwoord is, althans voorlopig, een omweg — en een dramatische. De 0,7 nm-node is geen incrementele stap. Het overschrijdt een drempel die veel ingenieurs als de praktische limiet van de schaalverkleining van siliciumtransistors beschouwden. Om daar te komen, heeft IBM de transistors niet simpelweg op de traditionele manier kleiner gemaakt. Het heeft de volledige architectuur vanaf de basis opnieuw opgebouwd.
Doorbraaktechnologie op 0,7 nm-node
De huidige industrienorm ligt rond de 2 nanometer — al verbijsterend klein, ongeveer de breedte van een paar atomen. IBM’s nieuwe technologie komt uit op 0,7 nm en is daarmee ’s werelds eerste bekende chiptechnologie onder de grens van 1 nanometer. Ter illustratie: een nanometer is een miljardste meter, en transistors op deze schaal opereren aan de grens van wat de klassieke natuurkunde comfortabel toestaat.
Jay Gambetta, Directeur van IBM Research en IBM Fellow, noemde het “een mijlpaalmoment in de informatica, waarbij technologie voorbij het nanometertijdperk naar de schaal van atomen wordt geduwd.” Zijn woorden hebben gewicht — IBM heeft een lange staat van dienst met primeurs in halfgeleiders, en de onderzoeksgemeenschap neemt deze aankondigingen serieus, zelfs wanneer commerciële tijdlijnen onzeker blijven.
Nanostack-architectuur en 3D-transistorstapeling
Het geheim achter de doorbraak is wat IBM de nanostack-architectuur noemt — ’s werelds eerste driedimensionale nanosheet-gebaseerde transistorontwerp. In plaats van transistors verder te verkleinen op een vlak, tweedimensionaal oppervlak (de aanpak die de chipvooruitgang decennialang heeft aangedreven), stapelt en verspringt IBM ze verticaal in 3D-lagen met behulp van een techniek die 3D-sequentiële integratie wordt genoemd.
Professor Alan Woodward, informaticus aan de Universiteit van Surrey, gaf een toegankelijke vergelijking: als bestaande 3D-chipinitiatieven van rivalen als Samsung en Intel het equivalent zijn van gebouwen van 30 tot 50 verdiepingen, dan is IBM’s NanoStack-voorstel als een wolkenkrabber van 100 verdiepingen. “Ik denk dat je gerust kunt zeggen dat IBM’s voorstellen de meest ambitieuze zijn,” zei hij.
Die ambitie gaat gepaard met echte technische uitdagingen. Warmte is een belangrijke zorg — transistors genereren warmte wanneer ze schakelen, en in dichte verticale stapels kan die warmte moeilijk weg. Er zijn ook problemen rond laagseparatie: als de isolatielagen tussen transistors te dun zijn, kunnen de transistors niet goed uitschakelen. IBM’s vermogen om deze problemen op grote schaal te beheersen, zal bepalen of deze technologie daadwerkelijk de productie haalt.
Technische vooruitgang en prestatiecijfers
De belangrijkste cijfers zijn in elk opzicht opvallend.
Transistordichtheid en chipgrootte
Het nanostack-ontwerp past bijna 100 miljard transistors op een chip ongeveer zo groot als een menselijke vingernagel. Die dichtheid wordt mogelijk gemaakt door de verticale benadering — het stapelen van lagen die een conventioneel vlak ontwerp op deze schaal simpelweg niet zou kunnen herbergen.
Winst in prestaties en energie-efficiëntie
Vergeleken met IBM’s eigen 2 nm-voorganger levert de 0,7 nm-chip tot 50% hogere prestaties of, alternatief, tot 70% grotere energie-efficiëntie bij gelijkwaardige workloads. De formulering “prestaties of efficiëntie” is bewust: chipontwerpers kunnen dezelfde onderliggende architectuur afstemmen op ruwe snelheid of op lager energieverbruik, afhankelijk van wat de toepassing vraagt.
Die flexibiliteit is op dit moment enorm belangrijk. De generatieve AI-boom heeft het stroomverbruik van datacenters tot een van de meest urgente problemen in de technologiesector gemaakt. Serverparken belasten elektriciteitsnetten en vereisen koeling op industriële schaal. Een chip die dezelfde rekenoutput levert voor 70% minder energie is niet alleen een technische prestatie — het is een mogelijk antwoord op een zeer dure, zeer reële infrastructuurcrisis.
SRAM-schaalverkleining voor AI-workloads
Naast pure rekenkracht valideerde IBM de nanostack-aanpak met werkende CMOS-inverters en demonstreerde het 40% schaalverkleining in SRAM — het snelle on-chip geheugen dat data rechtstreeks aan de processor levert. Voor AI-workloads, waarbij modellen voortdurend enorme hoeveelheden data uit het geheugen halen, is sneller en dichter on-chip geheugen net zo belangrijk als het aantal transistors zelf. Een verbetering van 40% in SRAM-schaalverkleining op deze node is een betekenisvol signaal dat de architectuur werkt voor de soorten workloads die nu het meest relevant zijn.
Ontwikkeling, productievooruitzichten en industriële samenwerking
Deze technologie wordt ontwikkeld in een toonaangevende onderzoeksfaciliteit in Albany, New York, die binnenkort een ASML High-NA EUV-lithografietool zal huisvesten — de meest geavanceerde chipprintmachine die momenteel beschikbaar is, in staat om circuits te etsen met de precisie die deze node vereist. De beschikbaarheid en gereedheid van High-NA EUV-apparatuur is op zichzelf een factor in hoe snel dit onderzoek richting productie kan bewegen.
Tijdlijn voor productie
IBM schat dat productie binnen vijf jaar haalbaar kan zijn, mits de nanostack-aanpak schaalbaar blijkt en geen concurrent deze mijlpaal eerder bereikt. Die voorwaardelijke formulering is eerlijk — het opschalen van een onderzoeksprototype naar productie in hoge volumes is een totaal andere uitdaging dan het demonstreren ervan in een laboratorium. De geschiedenis van de halfgeleiderontwikkeling zit vol met indrukwekkende onderzoeksdoorbraken die langer dan verwacht nodig hadden om producten te worden, of dat nooit zijn geworden.
Samenwerkingspartners
IBM doet dit niet alleen. Lam Research, Tokyo Electron en SCREEN Semiconductor Solutions werken allemaal mee aan de procesontwikkeling die nodig is om nanostack om te zetten in een produceerbare technologie. Dit zijn grote namen in halfgeleiderapparatuur — hun betrokkenheid geeft aan dat het industrie-ecosysteem dit serieus neemt en het niet als louter onderzoeksnieuwsgierigheid beschouwt.
Wat deze samenwerking belangrijk maakt, is wat ze impliceert over produceerbaarheid. Apparatuurpartnerschappen in dit stadium suggereren dat IBM nu al nadenkt over de procesengineering die voor productie nodig is, en niet alleen over de fysica van het apparaat zelf. Wereldklasse-apparatuurbouwers er vroeg bij betrekken is precies wat een bedrijf doet wanneer het gelooft dat een onderzoeksdoorbraak een geloofwaardig pad naar commercialisering heeft.
Gambetta schetste de architecturale verschuiving in brede termen: “Met onze nieuwe nanostack-architectuur maken we niet alleen kleinere transistors, we heruitvinden hoe chips worden gebouwd om dramatisch meer vermogen en energie-efficiëntie te leveren.” Als die heruitvinding standhoudt op productieschaal, zou ze de Wet van Moore minstens nog een decennium verder kunnen verlengen dan de meeste analisten hadden voorzien — en de economie van AI-hardware in het proces kunnen hervormen.
FAQ
Wat is het belang van IBM’s 0,7 nanometer-chip?
Het is ’s werelds eerste sub-1 nanometer-chiptechnologie, die een nieuwe 3D-nanostack-architectuur gebruikt die een dramatisch hogere transistordichtheid mogelijk maakt — bijna 100 miljard op een chip ter grootte van een vingernagel — en verbeterde energie-efficiëntie ten opzichte van eerdere generaties.
Hoe verschilt IBM’s nanostack-architectuur van traditionele chipontwerpen?
In plaats van transistors te verkleinen op een vlak, tweedimensionaal oppervlak, stapelt en verspringt IBM’s nanostack-aanpak ze verticaal in 3D-lagen met behulp van 3D-sequentiële integratie. Dit verhoogt de transistordichtheid zonder uitsluitend te vertrouwen op laterale miniaturisatie, die haar fysieke grenzen nadert.
Welke prestatieverbeteringen biedt IBM’s nieuwe chip ten opzichte van 2 nm-chips van de vorige generatie?
De 0,7 nm-chip biedt tot 50% hogere prestaties of tot 70% grotere energie-efficiëntie vergeleken met IBM’s 2 nm-voorganger, afhankelijk van hoe de architectuur voor een bepaalde toepassing wordt geconfigureerd.
Wanneer kan IBM’s sub-1 nm-chiptechnologie commercieel worden geproduceerd?
IBM schat dat productie binnen vijf jaar kan plaatsvinden, mits de nanostack-technologie schaalbaar blijkt naar productie in hoge volumes en concurrerend blijft met de vooruitgang van andere halfgeleiderbedrijven.
{“@context”:”https://schema.org”,”@type”:”FAQPage”,”mainEntity”:[{“@type”:”Question”,”name”:”Wat is het belang van IBM’s 0,7 nanometer-chip?”,”acceptedAnswer”:{“@type”:”Answer”,”text”:”Het is ’s werelds eerste sub-1 nanometer-chiptechnologie, die een nieuwe 3D-nanostack-architectuur gebruikt die een dramatisch hogere transistordichtheid mogelijk maakt — bijna 100 miljard op een chip ter grootte van een vingernagel — en verbeterde energie-efficiëntie ten opzichte van eerdere generaties.”}},{“@type”:”Question”,”name”:”Hoe verschilt IBM’s nanostack-architectuur van traditionele chipontwerpen?”,”acceptedAnswer”:{“@type”:”Answer”,”text”:”In plaats van transistors te verkleinen op een vlak, tweedimensionaal oppervlak, stapelt en verspringt IBM’s nanostack-aanpak ze verticaal in 3D-lagen met behulp van 3D-sequentiële integratie. Dit verhoogt de transistordichtheid zonder uitsluitend te vertrouwen op laterale miniaturisatie, die haar fysieke grenzen nadert.”}},{“@type”:”Question”,”name”:”Welke prestatieverbeteringen biedt IBM’s nieuwe chip ten opzichte van 2 nm-chips van de vorige generatie?”,”acceptedAnswer”:{“@type”:”Answer”,”text”:”De 0,7 nm-chip biedt tot 50% hogere prestaties of tot 70% grotere energie-efficiëntie vergeleken met IBM’s 2 nm-voorganger, afhankelijk van hoe de architectuur voor een bepaalde toepassing wordt geconfigureerd.”}},{“@type”:”Question”,”name”:”Wanneer kan IBM’s sub-1 nm-chiptechnologie commercieel worden geproduceerd?”,”acceptedAnswer”:{“@type”:”Answer”,”text”:”IBM schat dat productie binnen vijf jaar kan plaatsvinden, mits de nanostack-technologie schaalbaar blijkt naar productie in hoge volumes en concurrerend blijft met de vooruitgang van andere halfgeleiderbedrijven.”}}]}
Artikel geproduceerd met behulp van kunstmatige intelligentie en beoordeeld door de redactie.
